主页（http://www.pttcn.net）：基于DM642的铁路路障视频报警系统设计 【中国集群通信网】铁路路外伤亡事故时常发生，给人民生命财产造成了巨大损失，给列车正常运行带来了极大危害。京津城际铁路客运专线以及武广客运专线的顺利开通，对列车运行安全提出了新的要求。列车速度快、惯性大，仅凭列车司机肉眼来判别路障，很难保证路障的有效检测，并且即使发现路障，采取措施往往为时已晚。这就迫切需要一套有效检测铁路路障并能远距离及时为列车司机提供报警的装置。本文实现的铁路路障视频报警系统能够有效提取直线和曲线铁轨框架，以确定有效报警区域，不仅适用于铁路平交道口，还适用于铁路转弯处、隧道出入口以及隧道内，具有更广泛的应用场合。1 系统组成 传统视频监控系统的基本信号为模拟信号，其传输距离短、扩展能力差，而且视频信号的存储会耗费大量的存储介质;基于PC的视频监控系统虽然功能较强，便于现场调试，但其稳定性差、结构复杂、可靠性不高，不适用于室外恶劣的工业环境。本文设计了一种基于DSP、视频图像处理技术和无线报警技术的嵌入式铁路路障视频报警系统。该系统可脱离PC机使用，系统的整体构架是将摄像机安装在需要监控的铁轨路段，采集视频图像传送给DSP处理器，根据相应的图像处理程序进行处理和分析。如果存在路障，则通过无线通信将报警信号发送到安置于列车上的无线接收装置，机车司机根据报警信号采取相应的应急措施，从而避免事故的发生。 2 系统设计方案 2.1 系统硬件设计 系统外围配置可分为5大模块：电源管理模块、时钟模块、EMIF内存扩展模块、可编程逻辑模块和无线收发模块。为了提高主控芯片与外围芯片的接口性能，尽量选用与主控芯片同一生产厂家的外围芯片。 2.1.1 TMS320DM642 DSP及TVP5150PBS TMS320DM642是TI公司于2002年推出的一款高端专用视频处理芯片[3]，其最高工作主频可达720 MHz，处理能力可达5 760 MIPS。DM642使用两级缓存，具有丰富的外围配置：3个可配置的视频端口(VP0、VP1、VP2)、1个以太网控制器(EMAC)、1个管理数据输入输出(MDIO)、1个内插VCXO控制接口、1个I2C总线、3个32 bit通用定时器、1个用户配置的16 bit或32 bit主机接口(HPI16/HPI32)、1个PCI、1个16引脚的通用输入输出口(GP0)、1个64 bit外部存储接口(EMIF),支持异步存储器和同步存储器直接接口，共有1 024 MB可寻址外部存储空间。 TVP5150PBS芯片是TI公司推出的一款高性能视频解码芯片[4]，本系统选用它作为视频信号输入格式转换芯片。TVP5150PBS功耗低、体积小，正常工作时，功耗仅为115 mW。支持NTSC/PAL/SECAM等格式，输入信号按照YcbCr 4：2：2的格式转化成数字信号，以8 bit内嵌同步信号的ITU-RBT.656格式输出。 DM642和TVP5150PBS连接构成系统的图像采集部分。DM642通过I2C总线实现对TVP5150PBS芯片的操作，系统将VP0配置为单通道视频输入口，INTREQ为DM642的VP口的CAPEN信号，用来控制VP口对数据视频流进行采集;SCLK为DM642提供2倍像素时钟信号，用来控制DM642的视频口对像素信号的采集;当DM642的视频口作为8 bit视频口时，使用10 bit数据总线中的高8 bit，即VP0_D[9:2]. 2.1.2 电源管理模块 电源模块在系统设计中起着重要作用。特别是在高速电子设计中，稳定可靠的电源供电是系统能否正常工作的关键。本系统的电源管理模块分为供电电路和电源监测电路。 (1)供电电路 DM642芯片需要2个独立的电压：1.4 V的内核电压和3.3 V的I/O以及其他外围芯片的电压。TI公司的DSP并不要求内核供电与I/O口供电有特殊的上电顺序，然而，设计时必须保证当其他供电值低于合适的操作电压时，系统所有供电的上电时间不超过1 s，否则极易对芯片造成损害。从系统级考虑，总线竞争要求按顺序上电，即内核上电不晚于I/O口。为解决这一问题，本系统选用2片TI公司的TPS54310分别提供这2种电压，在电路设计时，将TPS54310(1)的PWRGD引脚连接到TPS54310(2)的SS/EN引脚[5]，即可保证DM642内核上电早于I/O的上电。 (2)电源监测电路 为了保证DM642芯片内核电压和I/O电源未达到要求电平时，系统处于复位状态，当电压下降至设定值时，产生复位信号，并且允许系统在任意时刻都可以通过复位来调整工作状态。设计中选用TI公司的TPS3823-33芯片，对系统中使用最多的+3.3 V电压进行监测，提高系统的可靠性。 2.1.3 时钟模块 在设计DSP系统时，应尽量使用DSP片内锁相环(PLL)，以降低片外时钟频率，提高系统稳定性。CLKMODE[1:0]和AEA[20:19]主要用于对系统时钟的设置。本系统的输入时钟CLKIN为50 MHz，将CLKMODE[1:0]设置为10，即片内PLL设置为×12，则CPU内核频率为600 MHz;ECLKIN=133 MHz，将AEA[20:19]设置为00，则EMIF的时钟为ECLKIN，即133 MHz。为使得到的时钟频率抖动最小，必须利用干净的电源为DM642的外部晶振电路供电，同时，最小的CLKIN上升和下降时间也要考虑。系统中所使用到的时钟频率还有视频解码芯片所需的14.31818 MHz。以上用到多个不同频率的时钟信号。 2.1.4 EMIF内存扩展模块 由于系统主要用于视频图像处理，所以运行过程中会产生大量的数据。考虑到系统程序运行也要占用大量的存储空间，DM642内部仅有的256 KB的SRAM已不能满足系统正常运行的需求。DM642提供了1个64 bit EMIF接口，该接口有64 bit数据线、20根地址线以及一系列控制总线，方便用户扩展外部存储空间。系统采用2片Hynix Semiconductor公司生产的HY57283220(4Banks×1 M×32 bit)构成4 M×64 bit的外部RAM空间，同时选用了一片AM29LV033C的FLASH芯片构成4 M×8 bit的外部ROM空间。需要注意的是，DM642的CE1子空间除了分配给FLASH外，还分配给状态/控制寄存器，故提供给FLASH的地址线只有19根，另外3个页地址由FPGA提供。 2.1.5 可编程逻辑模块 可编程逻辑器件在数字系统设计中已得到广泛应用，这类器件可以通过软件编程而对其硬件结构和工作方式进行重构，使硬件的设计如同软件编程一样方便快捷，具有极大的灵活性和通用性。 本系统中由于要给外部FLASH提供3个页地址并给无线发送模块提供报警信号，选用ALTERA公司的FPGA器件EPF10K10LC84。设计中采用的硬件描述语言为VHDL语言。输入信号有：RESET复位信号，系统地址总线的3、4、5、6、7、22 bit;CE1空间片选信号;系统数据总线0~7 bit。输出信号有：FLASH的片选信号;8 bit数字I/O输出口;FLASH页地址输出口[6]。
|
