内容字号:默认大号超大号

段落设置:段首缩进取消段首缩进

字体设置:切换到微软雅黑切换到宋体






视频监控系统中基于FPGA的视频处理(2)

时间:2010-02-24 来源:电子系统设计 作者:小甜甜 点击:


        Xilinx已开发出各种经过预测试的新型视频IP模块组。您可以通过在SystemGenerator内拖放模块来轻松构建视频/影像系统,从而省下用HDL语言编写这些基本构建模块的宝贵时间。

        为了处理从开发板到PC的庞大的视频数据流,SystemGeneratorforDSP引入了另一种新颖的高速硬件协同仿真(通过以太网接口)。这种接口允许低延迟的高流量,事实证明它对于在SystemGenerator环境中构建视频/影像系统极其有用。

        另一种基于MATLAB语言的设计工具是Xilinx开发的AccelDSP综合工具,这是基于高级MATLAB语言的工具,用于为XilinxFPGA设计DSP模块。此工具可实现浮点到定点的自动转换,能生成可综合的VHDL或Verilog语言,并且可以为验证创建测试平台。您还可以用MATLAB算法生成定点C++模型或SystemGenerator模块。AccelDSP是XilinxXtremeDSP?解决方案的一个关键组件,它集最先进的FPGA、设计工具、知识产权内核、合作伙伴关系以及设计和教育服务于一体。

结论
        在视频监控系统中,视频信号由多个摄像机生成。FPGA从视频解码器接收ITU-RBT656格式的数字视频,然后将经过处理的视频输出到监视器进行显示,同时将其输出到数字媒体处理器或DSP进行压缩后存入硬盘。

        利用XilinxFPGA,您可以使自己的符合标准的系统有别于竞争对手的产品,同时仍然为您的应用获得最佳平衡。利用Xilinx的视频IP模块组,您可以轻松构建具有高度灵活性和可扩展性的DVR系统,从而既满足低端市场又满足高端市场。通过将PCIe内核与视频IP模块组集成到一起,您可以开发低成本的PC扩展卡视频监控系统。使用XilinxFPGA中的VLYNQ内核,您可以通过XilinxFPGA将来自多部摄像机的众多视频流轻松地连接到TI的DaVinci处理器。

        AccelChip与XilinxSystemGenerator的集成将算法开发者青睐的基于MATLAB的算法综合与系统工程师和硬件设计者使用的图形设计流程结合起来。它使用丰富的MATLAB语言及其附带的工具箱创建复杂DSP算法的SystemGeneratorIP模块。通过合并使用这些工具,设计团队可以为实现而利用硬件建模这一最有效的手段,从而让算法开发者完全参与FPGA的设计过程,并且更快地完成更优质的设计。


(中国集群通信网 | 责任编辑:陈晓亮)

中国集群通信网,国内首家集群通信专业网站。

Copyright © PttCn.Net, All Rights Reserved.   

联系我们 联系我们 中国集群通信网 对讲机学堂 对讲机世界